Skip to content

Tier-1 Validation Matrix

Each cell shows its committed status (gated by the Tier-1 ratchet on every change; the full sim suite runs nightly) and links the CI run that recorded it when one is available.

Confidence tier: โœ… means sim-consistent โ€” the check passed against the simulator's peripheral models on real firmware. Silicon-anchored verification (hardware-in-the-loop capture replay) is a separate tier that arrives with the HIL workstream; no cell currently claims it.

Legend: โœ… passed ยท ๐ŸŸก partial ยท โ›” modeled but failing ยท ๐Ÿšง not modeled yet ยท ยท no check written. Every column here is a subsystem that exists in silicon on all listed parts, so ๐Ÿšง is an honest model gap, not an "N/A".

chip clock gpio uart timer dma irq i2c spi adc pwm wdt rtc
ESP32 (Xtensa LX6) โœ… โœ… โœ… โœ… ๐Ÿšง โœ… โœ… โœ… โœ… โœ… ๐Ÿšง ๐Ÿšง
ESP32-C3 (RISC-V) ยท โœ… โœ… โœ… ยท โœ… โœ… โœ… โœ… โœ… ๐Ÿšง ๐Ÿšง
ESP32-S3 (Xtensa LX7) โœ… โœ… โœ… โœ… โœ… โœ… โœ… ๐Ÿšง ๐Ÿšง โœ… ๐Ÿšง ๐Ÿšง
nRF52832 โœ… โœ… โœ… โœ… ๐Ÿšง ๐Ÿšง โœ… โœ… โœ… โœ… โœ… โœ…
nRF52840 โœ… โœ… โœ… โœ… ๐Ÿšง ๐Ÿšง โœ… โœ… โœ… โœ… โœ… โœ…
RP2040 โœ… โœ… โœ… โœ… ยท โœ… โœ… โœ… โœ… โœ… โœ… โœ…
STM32F103C8 โœ… โœ… โœ… โœ… โœ… ๐Ÿšง โœ… โœ… โœ… ๐Ÿšง โœ… โœ…
STM32F401RE โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ…
STM32F407VG โœ… โœ… โœ… โœ… ยท ยท โœ… โœ… โœ… ยท โœ… โœ…
STM32F411CEU6 (Black Pill) โœ… โœ… โœ… โœ… ยท ๐Ÿšง โœ… โœ… โœ… ๐Ÿšง โœ… โœ…
STM32G474RE โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ…
STM32H563 โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ…
stm32h735 โœ… โœ… โœ… โœ… ๐Ÿšง โœ… โœ… โœ… ๐Ÿšง โœ… โœ… ๐Ÿšง
STM32L073RZ โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… ๐Ÿšง โœ… โœ…
STM32L476RG โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… ๐Ÿšง โœ… โœ…
STM32WB55 โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ…
STM32WBA52 โœ… โœ… โœ… โœ… โœ… โœ… โœ… โœ… ๐Ÿšง โœ… โœ… โœ