Tier-1 Validation Matrix
Each cell shows its committed status (gated by the Tier-1 ratchet on every change; the full sim suite runs nightly) and links the CI run that recorded it when one is available.
Confidence tier: โ means sim-consistent โ the check passed against the simulator's peripheral models on real firmware. Silicon-anchored verification (hardware-in-the-loop capture replay) is a separate tier that arrives with the HIL workstream; no cell currently claims it.
Legend: โ passed ยท ๐ก partial ยท โ modeled but failing ยท ๐ง not modeled yet ยท ยท no check written. Every column here is a subsystem that exists in silicon on all listed parts, so ๐ง is an honest model gap, not an "N/A".
| chip | clock | gpio | uart | timer | dma | irq | i2c | spi | adc | pwm | wdt | rtc |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ESP32 (Xtensa LX6) | โ | โ | โ | โ | ๐ง | โ | โ | โ | โ | โ | ๐ง | ๐ง |
| ESP32-C3 (RISC-V) | ยท | โ | โ | โ | ยท | โ | โ | โ | โ | โ | ๐ง | ๐ง |
| ESP32-S3 (Xtensa LX7) | โ | โ | โ | โ | โ | โ | โ | ๐ง | ๐ง | โ | ๐ง | ๐ง |
| nRF52832 | โ | โ | โ | โ | ๐ง | ๐ง | โ | โ | โ | โ | โ | โ |
| nRF52840 | โ | โ | โ | โ | ๐ง | ๐ง | โ | โ | โ | โ | โ | โ |
| RP2040 | โ | โ | โ | โ | ยท | โ | โ | โ | โ | โ | โ | โ |
| STM32F103C8 | โ | โ | โ | โ | โ | ๐ง | โ | โ | โ | ๐ง | โ | โ |
| STM32F401RE | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ |
| STM32F407VG | โ | โ | โ | โ | ยท | ยท | โ | โ | โ | ยท | โ | โ |
| STM32F411CEU6 (Black Pill) | โ | โ | โ | โ | ยท | ๐ง | โ | โ | โ | ๐ง | โ | โ |
| STM32G474RE | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ |
| STM32H563 | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ |
| stm32h735 | โ | โ | โ | โ | ๐ง | โ | โ | โ | ๐ง | โ | โ | ๐ง |
| STM32L073RZ | โ | โ | โ | โ | โ | โ | โ | โ | โ | ๐ง | โ | โ |
| STM32L476RG | โ | โ | โ | โ | โ | โ | โ | โ | โ | ๐ง | โ | โ |
| STM32WB55 | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ | โ |
| STM32WBA52 | โ | โ | โ | โ | โ | โ | โ | โ | ๐ง | โ | โ | โ |